Инженер-программист ПЛИС (FPGA Designer)
В архиве с 6 августа 2017
от 120 000 ₽
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Москва, Полежаевская, 4 магистральная, 11С2
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
FPGA-разработчик
от 200 000 ₽Москва
Опыт от 1 года до 3 лет
Опыт разработки - не менее 2 лет. Знание языков Verilog/SystemVerilog. Понимание принципов оптимизации по времени, ресурсам, пропускной способности.
Москва, Динамо
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания для цифровых блоков на ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков. Разработка архитектуры решений...
Уверенное владение SystemVerilog/ Verilog/ VHDL. Опыт работы с ПЛИС Xilinx / Altera. Владение английским языком на уровне чтения технической документации.
Опыт от 1 года до 3 лет
Писать модули VHDL/Verilog для ПЛИС (FPGA), а именно: модули управления (FSM/FSA), модули драйверов внешних интерфейсов (I2C...
Высшее техническое образование, желательно в области радиотехники/радиоэлектроники/программировании. Знание и опыт написания модулей/прошивок на языке Verilog/VHDL (плюсом...
Работодатель сейчас онлайн
Инженер-разработчик / верификатор ПЛИС
220 000 – 250 000 ₽Москва, Динамо
Опыт от 1 года до 3 лет
Разработка прошивок для ПЛИС. Разработка и интеграция интерфейсных блоков, написанных на VHDL/Verilog/System Verilog с физическими уровнями ПЛИС (DDR...
Высшее техническое образование. Опыт работы с FPGA не менее 1 – 3 лет. Уверенное владение одним из hdl языков программирования (VHDL...
Опыт более 6 лет
Реализацией алгоритмов цифровой обработки сигналов в ПЛИС, тестированием и отладкой. Участием во всех этапах жизненного цикла разработки программного обеспечения, включая...
Высшее техническое образование. Знание алгоритмов цифровой обработки сигналов. Знание HDL (VHDL, Verilog, System Verilog). Знание и опыт работы в средах...
Москва, Аэропорт и еще 2
Опыт от 3 до 6 лет
Откликнитесь среди первых
Реализация алгоритмов цифровой обработки сигналов на ПЛИС (разработка IP-ядер алгоритмов ЦОС, проектирование архитектуры модулей на языке Verilog, SystemVerilog).
Высшее законченное образование (инженерное, техническое). Знание языков описания аппаратуры Verilog (SystemVerilog). Владение САПР для разработки, моделирования и верификации проектов на...
Работодатель сейчас онлайн
Москва, Полежаевская, 4 магистральная, 11С2